LUTリングを用いた順序回路の合成アルゴリズムについて

摘要

中間出力を有するL．UTカスケードでレール出力の符号化法を工夫することにより，セルの出力数を削減する方法を示す．セルの出力数を削減することでLUTの出力数とカスケードの段数を削減できる．LUTの出力数を削減すればメモリ魔を削減でき，段数を削減すれば評価時間を削減できる．LUTカスケードの設計には，多出力関数の特性関数を表すBDI〕（BDD_for_CF）を用いる．本手法を用いて，多数のベンチマーク関数においてLUTの出力数を10％程度削減で尊た．また，LUTの出力数と同時にカスケードの段数も削減できた場合もあった．