極低温65nm-CMOS回路設計ライブラリの構築

摘要

超伝導量子ビットを用いた量子コンピュータの実現には、極低温で動作する制御回路が重要である。各量子ビットの制御·読出しを行うには、少なくとも2本の高周波ケーブルが必要であり、100万量子ビット以上の規模で、冷凍機の外部から各量子ビットの制御を行うことは、熱流入や物理的スペースの観点から不可能である。そのため、制御·読出しを量子コンピュータと同等の低温環境で行うことができ、さらに大規模な量子ビットの制御に対応できる信号処理回路が求められている。本講演では、極低温（4K）で動作する65nm世代のCMOS集積回路の設計ライブラリを構築したので報告する。トランジスタ等の各デバイスのパラメータを極低温で取得し、スパイスモデルおよび配線のテクノロジーファイルを作成した。次に、得られたテクノロジーファイルによりスタンダードセルの寄生パラメータ抽出を実施し、さらに、スパイスシミュレーションによりセルライブラリを得た。モデル精度の確認のため、リングオシレータの評価によりシリコン検証を実施した。