ブロックアーキテクチャに基づく動的再構成可能なMPEGプロセッサ

摘要

現在開発中である動的再構成可能なMPEGプロセッサの構成と，再構成演算要素である機能プロツ究の設計結果について報告する．パイプライン処理回路を動的に形成するための構成として，ブロックアーキテクチャを提案した．機能ブロックについて，Xilinx社のFPGAであるXCV-2000Eをターゲットとして設計を行なった．