高速·低電力CMOS LSIに向けた動的制御可能な電圧レベル変換回路(SVL)とその応用

摘要

携帯機器向けLSIの高性能化と低電力化を実現するため、少数（4～10個）のMOSFETで構成される電圧レベル変換(SVL)回路を開発した．SVL回路は負荷回路が動作状態に入ると負荷回路へ高電圧を、負荷回路が待機状態に入ると低電圧を、適応的に供給する．従って、負荷回路は本来の性能を維持し、待機時消費電力(P{sub}(ST)) が大幅に削減されるばかりでなく、動作時消費電力も低減される．また、面積オーバーヘッドも小さい．さらに、SVL回路は弱反転領域で動作するMOSFETを用いて待機状態の負荷回路へ電力を供給するので、負荷回路は待機状態でもデータを保持できる．従って、論理回路のみでなく、メモリ、レジスタ、等の記憶回路にも広く適用できる．0.13-μm CMOS技術で設計した8b逐次桁上げ伝播加算回路(RCA)と512b SRAMにSVL回路を適用した．本RCAのP{sub}(sT)は8.2nWで、SVL回路を適用しない従来形RCAの4.0％に低減された．クリティカルパス遅延時間（786 p秒）、面積のオーバーヘッドはそれぞれ2.3％、約4％であった．本SRAMのメモリセルアレイのP{sub}(ST)は69.1nW で、従来形の3.9％に低減された．読み出しアクセス時間（285p秒）、面積のオーバーヘッドはそれぞれ0.7％、約1．2％であった．