机译:最小化电路交换网络中的端到端延迟,用于并行计算机
Information Systems Architecture Science Research Division National Institute of Informatics;
Information Systems Architecture Science Research Division National Institute of Informatics;
Information Systems Architecture Science Research Division National Institute of Informatics;
Datacenter network; End-to-end latency; Circuit switching; Packet switching;
机译:最小化电路交换网络中的端到端延迟,用于并行计算机
机译:减少电路交换网络中的Slots数量,用于并行计算机
机译:高效算法,以最小化边缘网络功能虚拟化的端到端延迟
机译:最小化多段时间触发网络中的端到端延迟
机译:密集无线ad hoc网络中的吞吐量最大化和延迟最小化。
机译:使用快速循环建筑和高度平行计算机的批量最小化有效采样蛋白质构象空间
机译:用于电路交换网络性能评估的固定点方程的快速并行解决方案
机译:一种用于电路交换网络大规模并行仿真的扫描算法