統計的コンパレータを用いたアナログーディジタル変換回路の性能解析

摘要

統計的コンパレータのランダムなオフセット電圧ばらつきを解析し，統計的コンパレータを用いたアナログーディジタル変換回路（ADC）の性能評価モデルを提案した．まず，統計的コンパレータの分解能と他のパラメータの関係を確率密度関数で表現した．そして，統計的コンパレータの歩留まりを計算するために各デザインパラメータと性能の関係を導いた．このときに，複雑な厳密計算を避け，出力コードの各アナログステップ間の相関を無視する近似を用いることで解析的なモデル構築を行った．そして，モンテカルロシミュレーションにより，計算結果の妥当性を確認した．歩留まりが0.8以上という現実的な値ではこのパフォーマンスモデルは統計的ADCの正確な歩留まりを計算できることを示した．この結果を用いて，キャリブレーションを行うADCとキャリブレーションを行わないADCの性能を定量的に比較し，キャリブレーションによりADCの分解能を約2ビット改善できることを示した．