ИСПОЛЬЗОВАНИЕ ВЕКТОРНЫХ ИНСТРУКЦИЙ ОДНОЙ ПРОЦЕССОРНОЙ АРХИТЕКТУРЫ ДЛЯ ЭМУЛЯЦИИ ВЕКТОРНЫХ ИНСТРУКЦИЙ ДРУГОЙ ПРОЦЕССОРНОЙ АРХИТЕКТУРЫ

摘要

Постоянно усложняющееся программное обеспечение требует все больше и больше вычислительных ресурсов для своей работы. Одним из приемов обеспечения этой потребности является внесение в процессорную архитектуру векторных инструкций, оперирующих над векторами однотипных данных фиксированной длины. В данной статье предлагается метод выражения векторных инструкций одной архитектуры с помощью векторных инструкций другой архитектуры во время динамической двоичной трансляции. Реализация данного метода, включающая в себя трансляцию векторного сложения и обращений к памяти, обеспечила увеличение производительности эмулятора QEMU более чем в 3 раза на искусственном примере и па 12% на реальном приложении.