FPGAの自己動的再構成を利用したシステムの設計と開発

摘要

FPGAの自己動的部分再構成を利用したシステムの，設計方法と実装例について述べる.現在市販されているFPGAの中には，回路全体を停止することなく，回路の一部分のみを再構成可能なものがある，しかし，動的部分再構成を行う回路では様々な制約を満たす必要がある一方で，設計手法そのものが開発段階にあるため，どうすれば正しく設計できるか分かりづらい状況にある．そのため，再構成の機能を用いたアプリケーションの提案は多いにもかかわらず，実際にそれが開発された例は少ない．本稿では，ザイリンクスFPGAにおいて自己動的部分再構成を行う回路の最新の設計方法について説明し，これを用いたDRMシステムの開発例を紹介する.