机译:通过动态相位缩放和编译器辅助的低功耗微处理器指令驱动的自适应时钟管理
Northwestern Univ Dept Elect Engn & Comp Sci Evanston IL 60208 USA;
Adaptive clock; all-digital PLL (ADPLL); cross-layer design; dynamic timing slack (DTS); phase scaling operation;
机译:注入锁定时钟:一种用于高性能微处理器的低功耗时钟分配方案
机译:低功耗时钟供电微处理器的设计与实现
机译:下一代高性能微处理器本地时钟的低成本动态补偿方案
机译:具有时序编码和低功耗微处理器在线指令校准的指令驱动自适应时钟相位缩放
机译:用于微处理器和机器学习加速器的超动态细粒型电力和时钟管理技术
机译:通过电动轮椅使用者操纵杆输入特性确定特征以适应驾驶辅助
机译:动态工作负荷下低功率微处理器的动态电压调节和自适应体偏置