首页> 外文期刊>RF Design >Arrival-time detection reduces PLL jitter
【24h】

Arrival-time detection reduces PLL jitter

机译:到达时间检测可降低PLL抖动

获取原文
获取原文并翻译 | 示例
           

摘要

Careful attention to delay matching and harnessing the properties of metastability in logic circuits can stabilize the output of a single-ended charge pump, thereby reducing voltage-controlled oscillator phase noise in a phase-locked loop.
机译:仔细注意延迟匹配并利用逻辑电路中的亚稳定性,可以稳定单端电荷泵的输出,从而降低锁相环中压控振荡器的相位噪声。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号