机译:为WCET分析建模乱序处理器
Department of Computer Sc. & Tech., Peking University;
worst-case execution time (WCET) analysis; out-of-order superscalar processor; instruction cache; branch prediction;
机译:多处理器硬实时系统的WCET空闲时间分析:基于常规语言的模型
机译:错误路径内存引用对无序和超前执行处理器的性能影响的分析
机译:基于软件的自我测试,使用有限模型检查超出Unslard Superscalar处理器
机译:为软件时序分析建模乱序处理器
机译:使用跟踪快速,准确地建模乱序的超标量处理器性能。
机译:用简单的可锁定指令缓存减少WCET和分析时间
机译:为WCET分析建模乱序处理器