部分的な最適を集めても全体を最適化できない

摘要

米Intel Corp．の45nmプロセスの歩留まりを短期間で向上できた理由を明かしたランキング1rn位の記事は，LSlの低コスト化を考える上で示唆に富んだ括だ。チップ面積の最小化と歩留まrnりの最大化は，同時に狙うべきことである。Intelも当然そう考えていた。65nm世代までのセル・rnレベルのパターンは，曲げる，幅を変えるなど多彩なエ夫を駆使して，チップ面積を小さくしたrnという。ところが，45nm世代で多結晶Siのパターンの幅と向きを一定にそろえたら仁パターンrnの検証時間が短縮し，歩留まりも向上したという。分業が進んだ開発現場では，こうした視点はrn得にくいことだろう。低コスト化でIntelは達観の境地に入っている。