机译:使用查找表进行常数系数乘法
Department of Electrical and Computer Engineering, Brigham Young University, 459 Clyde Building, Provo, UT 84602, USA;
FPGA; DSP; multiplication; look-up table;
机译:基于存储多项式系数的多维查找表的数字预失真
机译:基于有效查找表的三项式生成的GF(2〜m)乘法的方法
机译:内存受限密码系统中基于查询表的大有限域乘法
机译:使用FPGA上的最小查找表逼近多个常数乘法
机译:用于H.264的查表流水线乘法累加协处理器,以及通过水印技术用于FPGA的知识产权认证方案。
机译:酶中速率限制的分析:速率常数和单向速率的通量控制系数单个分离的酶的速率常数和热力学参数之间的关系。
机译:有效的无乘法和无查找表自适应二进制算术编码器