机译:HARP(2):适用于大规模并行信号处理算法的X规模可重配置加速器丰富平台
Tampere Univ Technol, Dept Elect & Commun Engn, POB 527, FI-33101 Tampere, Finland;
Tampere Univ Technol, Dept Elect & Commun Engn, POB 527, FI-33101 Tampere, Finland;
Univ Chicago, Dept Comp Sci, Ryerson Hall 250,1100 E 58th St, Chicago, IL 60637 USA;
Tampere Univ Technol, Dept Elect & Commun Engn, POB 527, FI-33101 Tampere, Finland;
Tampere Univ Technol, Dept Elect & Commun Engn, POB 527, FI-33101 Tampere, Finland;
Reconfigurable; CGRA; Network-on-Chip; Heterogeneous; Homogeneous; Accelerator-Rich; Multicore;
机译:嵌入式即时可重构可扩展处理平台的快速放置算法
机译:可重构和多核异构平台的信号处理系统的高级数据流设计
机译:用于低功率信号处理的数字增强型动态可重构模拟平台
机译:可重配置数据路径处理器:信号处理算法的实现和应用
机译:在可重配置平台上进行信号处理的算法-架构共探索。
机译:皮质固有光信号成像的信号处理算法性能分析和算法选择策略
机译:用于现实生活通信和倾听数字音频的信号处理平台和算法
机译:sRC-6可重构计算机上多场可编程门阵列的循环平稳信号处理算法优化