机译:可重构多核处理器的硬件-软件优化,用于大型稀疏矩阵的浮点计算
Department of Electrical and Computer Engineering, Villanova University, 800 Lancaster Ave, Villanova, PA 19085, USA;
FPGA; Multi-core processor on a programmable chip; Parallel LU factorization; Hardware customization; Dynamic scheduling;
机译:用于浮点FFT / IFFT和DCT / IDCT计算的流水线面积高效且可重新配置的处理器
机译:对多核和多核处理器上的稀疏矩阵产品进行性能优化,建模和分析
机译:优化了在多核处理器上的内存密集型计算的片上流水线,具有显式内存层次结构
机译:多核处理器上一般稀疏矩阵的算法骨架
机译:使用非关键路径可重新配置的硬件在多核处理器中利用ILP,LLP和TLP。
机译:使用稀疏矩阵技术计算方差分量的受限最大似然估计中使用的矩阵的所有特征值
机译:多核和多核处理器稀疏矩阵矩阵产品的性能优化,建模和分析