...
机译:可扩展的负载平衡拥塞感知片上网络路由器体系结构
Dept. of Electrical Engineering and Computer Science, University of California, Irvine, Irvine, CA 92697-2625, USA;
Dept. of Electrical Engineering and Computer Science, University of California, Irvine, Irvine, CA 92697-2625, USA;
Dept. of Electrical Engineering and Computer Science, University of California, Irvine, Irvine, CA 92697-2625, USA;
Interconnection network; Network-on-Chip (NoC); Congestion-aware; Load balance; Fault tolerance;
机译:基于无线网络上无线路由器网络负载的自适应拥塞感知路由算法
机译:设计和评估片上网络的高吞吐量QpS感知和拥塞感知路由器架构
机译:无线片上网络中基于时间间隔的负载均衡拥塞感知路由算法
机译:一种拥塞感知路由算法在芯片设计中的简化网格架构
机译:用于多核架构的容错网络片式路由器架构
机译:容错网络上环路路由器架构在内容互联网上的异构计算系统
机译:用于网络上的高吞吐量QoS感知和拥塞式路由器架构的设计与评估