...
机译:高效可逆BCD加减法架构的设计及其利用进位跳跃逻辑的优化
Anna Univ, Dept Elect & Commun Engn, Madras 600025, Tamil Nadu, India;
Akshaya Coll Engn & Technol, Coimbatore 642109, Tamil Nadu, India;
Dr Mahalingam Coll Engn & Technol, Dept Elect & Elect Engn, Coimbatore 642003, Tamil Nadu, India;
Quantum computing; constant input; garbage output; binary coded decimal; reversible circuits;
机译:使用可逆逻辑门的BCD加法器和进位跳过BCD加法器的优化设计
机译:可逆BCD加法器和跳过BCD加法器的框架以及使用新型可逆逻辑门的量子点元胞自动机的优化
机译:利用可逆逻辑门设计最优的随身跳动加法器和随身跳动BCD加法器
机译:可逆容错BCD加法器和容错可逆进位跳过BCD加法器的优化设计
机译:基于NULL Convention Logic的架构的技术映射,可测试性设计和电路优化。
机译:一种使用QCA实现具有成本效益的算术逻辑电路的新型可逆逻辑门及其系统方法
机译:使用可逆逻辑门设计最佳进位跳过加法器和进位跳过BCD加法器