...
机译:JPEG异构多处理器系统的体系结构探索
School of Computer Science and Engineering, The University of New South Wales, Sydney, Australia;
architecture; ASIPs; design; heterogeneous system; multiprocessor; pipelines; SoC;
机译:用于异构多处理器架构的平铺加速器的能源驱动设计空间探索
机译:TBES:FPGA上基于模板的异构多处理器体系结构的探索和综合
机译:专用异构流水线多处理器系统的快速设计空间探索
机译:基于FPGA的多处理器架构的设计探索:JPEG编码案例研究
机译:使用并行算法和异构芯片多处理器架构的认知和大脑启发性处理
机译:基于RST-SOM算法的以双层设计空间为中心的以系统架构替代能力为重点的航空航天系统的探索
机译:JPEG异构多处理器系统的体系结构探索
机译:systeme memoire pour architecture multiprocesseur sur Bus Unique。应用程序au systeme sCQm(用于单总线多处理器体系结构的存储器系统。应用于sCQm系统)