机译:高速串行NoC链路的片内测量和时序不平衡补偿
Technische Universitaet Dresden, Dresden, Germany;
Technische Universitaet Dresden, Dresden, Germany;
Technische Universitaet Dresden, Dresden, Germany;
Technische Universitaet Dresden, Dresden, Germany;
All Digital Phased-Locked Loops; Asynchronous Sub-Sampling; Complementary Metal-Oxide-Semiconductor (CMOS); Delay Cell; Globally Asynchronous Locally Synchronous (GALS); Jitter; Mismatch; Multiprocessor System-On-Chip(MPSoC); Network-on-Chip(NoC); On-Chip Communication;
机译:片上短时间间隔测量系统,用于高速信号时序表征
机译:用于高速串行链路的信号调节器:Leo Wong客观地了解了一些可用的串行链路替代方案,并讨论了选择合适的信令方案时应遵循的标准
机译:关于通用高速数字计算机:磁性存储器的讨论,通用高速数字计算机:串行计算电路的讨论通用高速数字计算机:小型实验机和????????旋转鼓的位置同步???????? 1951年11月20日,测量科前
机译:片内源同步串行链路的数字时钟重定时电路
机译:全球片上通信高速传输线链路的设计和使用
机译:猴子的内隐记忆:具有并行肌电图和高速视频测量的延迟眨眼调节系统的开发
机译:用于片上源同步串行链路的数字时钟重定时电路
机译:通过关联频率标准缺陷的测量后补偿,为轨道VLBI射电望远镜观测提供氢脉泽定时稳定性