机译:基于分解的逻辑综合目标异构FPGA的输入变量划分方法
Institute of Telecommunications, Warsaw University of Technology, Nowowiejska 15/19, 00-665 Warsaw, Poland;
functional decomposition; heterogeneous FPGA; bound set selection;
机译:输入驱动的分区方法及其在基于表查找的FPGA上的综合应用
机译:索引分区演算在FPGA布尔函数逻辑综合中的应用
机译:使用FPGA的多输入转换器的PWM和占空比切换:数字逻辑电路和VHDL混合方法
机译:使用异构LUT FPGA实现的逻辑综合方法
机译:对FPGA上的分区全局地址空间编程的异构运行时支持。
机译:在系统评价综合中使用逻辑模型方法:描述推荐管理干预中的复杂途径
机译:基于输入输出逻辑的基于sRam的容错设计技术 FpGa的
机译:具有异构资源的FpGa可扩展分区算法。