Аналитический метод оценки эффективности одного способа повышения сбоеустойчивости микропроцессорных систем

摘要

Предлагается аналитический метод оценки потенциальной сбоеустойчивости микропроцессорных систем, базирующихся на сторожевом механизме на основе теговой памяти программ, специально формируемого микропроцессором Признака «чтение кода команды» и организации дополнительного интерфейса типа «рукопожатие» между микропроцессором и программной памятью. Предложенный аналитический метод оценки эффективности без ограничений применим к микропроцессорам с CISC-архитектурой и многобайтным форматом команд любой кратности. В частности показано, что данный сторожевой механизм потенциально позволяет обнаруживать до 80 % ошибок потока управления и однократных или многократных нечетных ошибок чтения программной памяти для микропроцессоров с трехбайтным форматом команд.%This article offers the analytical method of assessment of potential upset tolerance of microprocessor systems, based on watchdog mechanism on the basis of tag memory of programs, specially formed sign «reading a code of command» by the microprocessor and the organization of the additional interface «handshake» between the microprocessor and the program memory. The offered analytical method ofassessment of efficiency is applicable to microprocessors having CISC-architecture and multibyte format of commands of any frequency rates without any restricts. Moreover it is represented, that considered watchdog mechanism potentially allows to find out up to 80 % of errors of stream of management and also single or multiple odd errors of reading program memory for microprocessors with a three-byte format of commands.