机译:异构多处理器综合的基于管道的分区探索
EDA lab, Department of Computer Science and Technology, Tsinghua University, Beijing 100084, China;
EDA lab, Department of Computer Science and Technology, Tsinghua University, Beijing 100084, China;
EDA lab, Department of Computer Science and Technology, Tsinghua University, Beijing 100084, China;
Graduate School of Information, Production and Systems, Waseda University, Kitakyushu-shi, 808- 0135 Japan;
Graduate School of Information, Production and Systems, Waseda University, Kitakyushu-shi, 808- 0135 Japan;
application partitioning; CAD algorithm; MPSoC; ASIP; synthesis;
机译:TBES:FPGA上基于模板的异构多处理器体系结构的探索和综合
机译:基于搜索空间平滑的异构多处理器系统分区
机译:用于异构多处理器架构的平铺加速器的能源驱动设计空间探索
机译:异构环境中分区均质多处理器实时调度算法的性能
机译:多处理器系统(并行,计算机体系结构,编译器)上的程序分区和同步。
机译:基于LoRa的异构无线多媒体传感器网络多处理器平台用于环境监测
机译:异构多核多处理器实时系统的自适应节能任务划分