BLAKE－256，BLAKE－512のコンパクトな統合実装

摘要

我々は，“Compact Implementations of BLAKE-32 and BLAKE-64 on FPGA”において，SHA-3の最終候補アルゴリズムの一つであるBLAKEのコンパクト実装をFPGAに対して行った．この実装においては，Gi関数のうちの四つが並列計算が可能であることを利用したインタリーブ処理，4ステージのパイプライン処理を用いて高周波数を実現するとともに,最適化されたスケジューリングによってパイプラインバブルを除去し，スループットを向上させた.本論文ではその拡張として，異なるビット長の処理単位を用いるBLAKE-256とBLAKE-512のアーキテクチャを統合し,双方の計算をコントロールビットの切換によって行える，コンパクトで高速な実装を新たに提案する.この実装においてはBLAKE-256／512の処理の共通部分に着目し，回路を共有することで回路規模の縮小を図り，BLAKE-512とほぼ変わらないコストで二つのハッシュ関数を計算できる統合アーキテクチャを実現する．