レジスタ分散型アーキテクチャを対象としたフロアプラン指向高位合成のためのマルチプレクサ削減手法

摘要

In high level synthesis for resource shared architecture, multiplexers are inserted between registers and functional units as a result of binding. Multiplexer reduction is necessary for area and performance of synthesized circuit. In this paper, we propose multiplexer reducting algorithms in floorplan-aware high-level synthesis for dis-tributed-register architectures. These algorithms can reduce the number of multiplexers for conventional high-level synthesis. We show effectiveness of the proposed algorithm thorough experimental results.%リソース共有型の高位合成において，パインディング結果として演算器やレジスタの入力側にマルチプレクサが挿入される・マルチプレクサ数の増加は回路の面積増加や性能低下の原因となるため，高位合成の段階で考慮する必要がある．本稿では，レジスタ分散型アーキテクチャを対象としたフロアプラン指向高位合成のためのマルチプレクサ削減手法を提案する．提案手法は，データ転送回数テーブルを利用したスケジューリング/FUパインディング手法，演算ノードの割当コントロールステップならびに割当FUの局所変更を行うFU Connect Reduction手法，モジュール間ポート再割当を行うPort Re-Assignment手法，の3手法によりマルチプレクサ数を削減する．対象とする高位合成に提案手法を組み込む事で，平均で15.4%のマルチプレクサ数，9.9%の面積が削減でき有効性を確認した．