In the recent high-density and low-power VLSIs, occurrence of soft errors becomes significant problems. Recently, soft errors frequently occur on not only memory systems and latches but also combinational parts of logic circuits. Based on this standpoint, a construction of soft error tolerant FFs has been proposed. The construction is for dual module redundancy system and the FF consists of some master and slave latches and C-elements. In the FFs, soft error pulses occurring on combinational parts of logic circuits are corrected as long as the width of the pulses is narrow. However, soft error pulses having wide width are neither detected nor corrected in the FFs. This paper presents a construction of soft error tolerant FFs. The proposed FFs are constructed by being added some latches and delay elements into the existing soft error tolerant FFs. The proposed FFs have capability detecting soft error pulse having wide width as well as capability correcting those having narrow width. The proposed FFs are also capable of detecting hard errors. This paper also presents scan FFs facilitating delay fault testing and soft error tolerant FFs for dual-rail logic circuit based on the proposed FFs. The evaluation shows that the area of the proposed FF is up to 66% larger than that of the conventional soft error tolerant FFs.%VLSIの微細化および低電力化に伴い論理回路におけるソフトエラーが問題となってきている．近年では，メモリ部やラッチ回路だけでなく，組合せ回路部におけるソフトエラーの発生が無視できなくなってきている.組合せ回路部に対する耐ソフトエラー技術の一手法として，二重化回路に対して，マスタラッチ，スレーブラッチ，Cエレメントからなるフリップフロップ（FF）を用いることにより，組合せ回路部で発生したソフトエラーパルスを訂正する手法が提案されている.しかし，この手法では幅の広いエラーパルスが発生したとき，訂正も検出もできないまま，誤った出力を出す問題がある．本論文では，既存の耐ソフトエラー設計にラッチ，遅延素子等を追加し,二重化した組合せ回路部で発生した幅の狭い想定内のソフトエラーパルスを訂正し，かつ想定外の幅の広い一時的なエラーパルスとハードエラーを検出できるフリップフロップ（FF）を提案する．また，提案FF構成を用いた遅延故障テスト容易化スキャン設計及び，2線式論理回路に本提案FFを適用する手法を示す．さらに，本提案FFが従来手法の耐ソフトエラーFFと比較して，最大66%の面積オーバヘッドにより構成できることを示す．
展开▼
