［招待講演］インバータ速度制御、低Vthバラツキを可能にする薄膜BOX-SOIデュアル・バックバイアス制御技術

摘要

インバータ速度制御、低Vthバラツキを可能にする45nm薄膜BOX-SOIデバイス技術について検討した。フォワードバイアスを印加する事で、インバータ遅延は、19．3psから10.5psまで高速化できる。また、薄膜BOX-SOIデバイスが低抗力ばらつき特性を示すことを明らかにし、SRAM部にリバース・バックバイアスを印加してトランジスタを動作させることで、SRAMのV_(th)ウインドウを、劇的に改善できることを示した。%45 nm-gate SOTB (Silicon on Thin BOX)) technology for LSTP application has been successfully developed. In the SOTB device, short-channel effect immunity without channel doping and back-gate bias threshold voltage (V_(th)) control are demonstrated. We have also proposed the SOTB device design enabling the controllable inverter delay and low V_(th) fluctuation for Logic and SRAM memory cell transistors. Inverter delay can be improved from 19.3 to 10.5 ps by applying the forward back-gate bias. Furthermore, V_(th) fluctuation can be reduced about 16% by applying the reverse back-gate bias. A 6-transistor SRAM memory cell of the SOTB structure by adding a reverse back bias control has shown to dramatically improve SRAM memory cell stability.