三次元NANDフラッシュメモリに最適な縦型アレイデバイス開発

摘要

三次元NANDフラッシュメモリ（BiCS Flash=Bit-Cost Scalable Flash）に最適な縦型アレイデバイスを開発した．BiCS Flashに特有の「ゲート先作り」プロセスと整合性の良いシリコン窒化膜系ゲート絶縁膜を用い，またディプリーション型ポリシリコン・トランジスタのサブスレッショルド特性改善のためにマカロニ型ボディ・トランジスタを適用した．これら技術に加えて，さらに新規4F!2セルアレイ構造をとることで，BiCS Flashが，微細化のみに頼らずに継続的なビットコスト低減を実現可能な，将来の大容量不揮発メモリとして有効な技術であることを示した．%Optimal process integration for array devices of Bit-Cost Scalable (BiCS) flash memory is successfully developed. We adopt SiN-based gate dielectrics for the consistency with the 'gate-first' process which is unique to BiCS flash technology, and 'macaroni' body FETs for better controllability over the sub-threshold characteristics of depletion-mode poly-silicon transistors. With these technologies and newly devised 4F2 cell array, BiCS flash becomes a promising candidate for future ultra-high density memory.