首页> 外文期刊>電子情報通信学会技術研究報告 >アプリケーションプロセッサのカーネル記述自動生成手法
【24h】

アプリケーションプロセッサのカーネル記述自動生成手法

机译:应用处理器的内核描述自动生成方法

获取原文
获取原文并翻译 | 示例
       

摘要

This paper proposes a processor kernel generation method for HW/SW co-design system named SPADES. SPADES is a system to synthesize processor cores specialized in application automatically. Low cost, small area, high performance and high productivity are required for application-specific processors in embedded systems. One of the effective methods to improve the processor performance is to integrate some hardware units such as SIMD functional units, MAC functional units, hardware loop unit, addressing unit, extra data memory, and it is important to select the appropriate hardware units depending on each target application. In our work, we divide the application-specific processor into some functional parts which are customized for additional hardware units, and our method generates and merges them. The description of the processor core is composed of each description of the function parts. In the experimental results, the VHDL descriptions of the processor cores can be generated in 3 seconds.%本稿ではアプリケーションプロセッサ向けハードウェア/ソフトウェア(HW/SW)協調設計システム「SPADES」におけるプロセッサのカーネル記述自動生成手法について提案する.近代の組み込みシステムの中枢を担ぅアプリケーションプロセッサには低コスト,低面積,高性能でかつ短期間の生産が求められている.アプリケーションプロセッサの性能をあげる主な手段として,SIMD 型演算器やMAC演算乳ハードウェアループユニットやアドレッシングユニット,Yデータメモリといったハードウェアユニットを付加することがあげられ,要求に応じてこれらハードウェアユニットを付加できることが重要になる.提案手法では,プロセッサコアを構成する各々の機能を実現する部分に分割し,ハードウェアユニットに対応可能な個々の機能部分を生成させる.生成された機能部分の各記述を併合することで.プロセッサコアの記述を生成する.本手法により生成されたVHDLの平均9%ほどのXML記述で,プロセッサコアのVHDL記述をおおよそ3秒以内で生成することができた.
机译:本文提出了一种用于硬件/软件协同设计系统的处理器内核生成方法,称为SPADES。 SPADES是一个自动合成专用于应用程序的处理器内核的系统。嵌入式系统中的专用处理器需要低成本,小面积,高性能和高生产率。提高处理器性能的一种有效方法是集成一些硬件单元,例如SIMD功能单元,MAC功能单元,硬件循环单元,寻址单元,额外的数据存储器,并且重要的是要根据每个硬件来选择合适的硬件单元。目标应用程序。在我们的工作中,我们将专用处理器划分为一些功能部分,这些功能部分针对其他硬件单元进行了自定义,并且我们的方法生成并合并了它们。处理器核心的描述由功能部件的每个描述组成。在实验结果中,可以在3秒钟内生成处理器内核的VHDL描述。%本稿近代の组み込みシステムの中枢を担ぅアをリケーションショロセッサには低コスト,低面积,高效でかつ短期间の生产が求められている。やMAC演算乳ハードウェアループーニットやアドレッシングーニット,构成する各々の机能を実现する部分に分割し,ハードウェアユニットに対応可能な个々の机能部分を生成させる。生成された机能部分の各记述を并合することで。本手法により生成されたVHDLの平均9%ほどのXML记述で,プロセッサコアのVHDL记述をおおよそ3秒以内で生成することができた。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号