サイドチャネル攻撃対策手法の評価環境の構築

摘要

Cryptography used widely in electronic products is evaluated in terms of computationally-secure, however there is vulnerability of hardware modules to physical attacks by defective implementation of the cryptographic algorithm. Side-channel attacks, which are categorized as noninvasive physical attacks, are considered serious threats to cryptographic modules, and countermeasures and evaluation methods are researched. We have developed and distributed standard evaluation FPGA boards for Side-channel attack evaluation. We have also implemented several AES circuits with DPA countermeasures on the FPGA boards, although the countermeasures require at least 2 times as many logic gates as general AES circuit. The logic capacity of the board is not sufficient for the implementation of more advanced research. In this paper, we develop a new evaluation board in order to improve the functionality of the device. We evaluate the logic capacity and the analog characteristics for side-channel attack experiments and logic capability for countermeasure circuit by comparing between previous and new boards.%安全性が理論的に検証された暗号アルゴリズムであっても，実装の不備を突く物理的な攻撃によって秘密情報が漏洩する危険性がある.このような物理的な攻撃の1つに，暗号を実装したハードウェアの発生する消費電力や電磁波などから内部の秘密情報を非破壊的に解析するサイドチャネル攻撃が挙げられる.我々はこれまでにサイドチャネル攻撃に対する安全性の評価実験のための標準評価FPGA（Field Programmable Gate Array）ボードを開発し研究機関への配布を行ってきた.近年ではサイドチャネル攻撃への対策の研究が盛んに行われているが，対策により回路規模は2倍以上増大することから，実装評価により大きなハードウェア容量が必要となっている.そこで，サイドチャネル攻撃対策を施した回路の実装評価に向け，より大きなハードウェア容量を持つFPGAを搭載する標準評価ボードSASEBO-GIIの開発を行った.本論文ではSASEBO-GIIの機能について詳解し，さらに，電力波形の測定や回路規模の評価を行い，従来のボードと比較することで，その有効性を検証した.