CMOS-Based Nonvolatile Flip-Flop Design and its Application to a Fractional-N PLL Frequency Synthesizer

摘要

本発表では、Standard CMOSプロセスにより追加プロセスの必要がなく実現可能な不挿発フリップフロップ（NV-FF）の原理、180nmテクノロジによる回路設計、および、Fractional-NPLLシンセサイザーへの応用例を紹介する。このNVFFは、Fractional-NPLLシンセサイザーにおいて、出力バンド選択、および、LC-VCOを構成するMOSキャパシタのばらつき補正に利用し、さらには、DACと組み合わせVCO制御電圧のPretuningを行い、PLLの初期Setling特性を高速化し、低エネルギー化を実現する。%A CMOS-based nonvolatile flip-flop (NV-FF) is proposed and implemented with a 180nm technology without any additional masks. This NV-FF is applied to a fractional-N phase-locked loop (PLL) frequency synthesizer for a smart key application for the output band selection and compensation of process variations in MOS capacitors. The additional pre-tuning of voltage-controlled oscillator (VCO) control voltage is executed with the combination of digital-to-analog converter (DAC) and NV-FF for the fast start-up and resulting low-energy operation.