首页> 外文期刊>電子情報通信学会技術研究報告 >A 65nm Bistable Cross-coupled Dual Modular Redundancy Flip-Flop Capable of Protecting Soft Errors on the C-element
【24h】

A 65nm Bistable Cross-coupled Dual Modular Redundancy Flip-Flop Capable of Protecting Soft Errors on the C-element

机译:65nm双稳态交叉耦合双模冗余触发器,能够保护C元素上的软错误

获取原文
获取原文并翻译 | 示例
       

摘要

本稿では,ソフトエラー耐性を大幅に高めたBistable Cross-COupled Dual Modular Redundancy(BCDMR) Flip-Flopを提案する.これは,インテル/スタンフォード大により提案されたBISER FFを改良したもので,クロスカップル構造をとるために,面積,遅延,電力のオーバーヘッドなしに,ソフトエラー耐性を大幅に高めることができる.60,480bitのBCDMR-FFを集積したLSIを65nmプロセスにて試作した.α線源によるの試験では,160MHzのクロック周波数を与えた場合に,エラー耐性はBISERに比べて150倍となった.%We propose a Bistable Cross-coupled Dual Modular Redundancy (BCDMR) Flip-Flop to enhance soft- error immunity. It is based on a BISER FF but its cross-coupled structure enhances soft-error immunity without any area/delay/power overhead. We fabricated a 65nm LSI including 60,480bit shift registers with the BCDMR and BISER structures. Experimental results using alpha-particles reveals that the soft-error immunity of the BCDMR is enhanced by 150x at 160MHz clock frequency compared with the BISER FFs.
机译:在本文中,我们提出了一种双稳态交叉耦合双模冗余(BCDMR)触发器,具有显着改善的软错误容限。这是英特尔/斯坦福大学提出的BISER FF的改进版本,由于具有交叉耦合结构,因此可以显着提高软错误容限,而不会占用面积,延迟和功耗。集成有60,480位BCDMR-FF的LSI采用65 nm工艺原型设计。在使用α射线源的测试中,当给出160MHz的时钟频率时,其误差容限是BISER的150倍。 %我们提出了一种双稳态交叉耦合双模冗余(BCDMR)触发器,以增强抗软错误性,它基于BISER FF,但其交叉耦合结构增强了抗软错误性,而没有任何面积/延迟/功率开销我们制造了一个65nm LSI,其中包括具有BCDMR和BISER结构的60,480位移位寄存器,使用alpha粒子的实验结果表明,与BISER FF相比,BCDMR在160MHz时钟频率下的抗软错误性提高了150倍。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号