8TDP-SRAMセルのライトディスターブ特性を改善するビット線イコライズ回路を備えた28nm DP-SRAM

摘要

We propose circuit techniques for an 8T dual-port (DP) SRAM to improve its minimum operating voltage (Vddmin). Active bitline equalizing technique improves the write margin whenever a write-disturb occurs. This technique is applicable for both synchronous and asynchronous clock frequencies between ports. We designed and fabricated a 256 kb DP-SRAM macro using 28-nm low-power CMOS technology and achieved low-voltage operation at 0.66 V and 1.4 ns write access time at 25℃, which are 120 mV lower and 40% faster than the conventional performance.%8TデュアルポートSRAMセルのライトディスタープ状態での勤件下限電圧を改善する回路手法を提案する.提案するアクティブビット線イコライズ手法はライトディスタープ状態でのデュアルポートSRAMセルの書き込みマージンを改善する.また提案手法はデュアルポートSRAMの両ポートが非同期動作しても適用することができる.28nmCMOSテクノロジを用いて，256kb容量のデュアルポートSRAMマクロを試作し，25℃の温度条件でライトアクセスタイム1.4nsおよび0.66Vでの動作を確認した．これは従来回路と比較してライトアクセスタイムで40％の高速化，120mVの動作下限電圧の改善となる．