加算器アーキテクチャ比較評価のための消費エネルギー解析モデルの提案

摘要

This paper describes analytical models for delay and energy dissipation of ripple-carry, carry look-ahead, and parallel prefix adders operating at the sub-threshold voltage region. Effects and magnitude relationship by bit width can demonstrate comparing analytical model of adder architectures. As a result, Ripple carry adder is most affected, and Brent-Kung Parallel prefix adder is most unaffected by increasing bit width.%超低電圧領域で低消費エネルギーかつ高速動作する加算器の設計のための設計指針を示すため、順次桁上げ加算器、桁上げ先見加算器、並列プレフィックス加算器の各アーキテクチャの構成要素から遅延時間及び消費エネルギーに関して解析モデルを構築した。アーキテクチャ毎に解析モデルを作り、比較することで、ビット幅の影響による大小関係や影響の受け方を明示することが可能となる。結果、ビット幅増加の影響を最も受けるのが順次桁上げ加算器であり、最も影響を受けにくいのが並列プレフィックス加算器(Brent-Kung)であることがわかった。