A 9-bit 10MSps SAR ADC with Double Input Range for Supply Voltage

摘要

本研究では、1.2V9ビット/10MSps逐次比較型ADCを高精度化するためのプリチャージ方法を提案する。提案する変換メカニズムは電源電圧の2倍の入力範囲を達成する。我々は、動的なコンパレータに特別な設計を施し、またプレ変換における分配ステージ前に追加比較を導入する。65nm CMOSプロセスにおける設計した回路のシミュレーション結果では、INLとDNLはそれぞれ0.05と0.035LBで、総消費電力は0.504mWであった。%This paper presents a pre-charge V_CM-based method for 1.2V 9-bit 10MSps Successive Approximation Register (SAR) ADC. This conversion mechanism achieves the twice range of the input signal range beyond the supply voltage. We introduces a dynamic comparator with a special design and an additional comparison stage before each redistribution stage in the pre-conversion. The prototype was designed on 65nm CMOS technology. The simulation results shows INL and DNL 0.05 and 0.035 LSB respectively. The ADC consumes a total energy of 0.504 mW at a 1.2V supply and 10MSps.