CMOS Op-amp Circuit Synthesis with Geometric Programming

摘要

本研究では、幾何学計画法（Geometric Programming)に基づき、超微細プロセスにおける6T-SRAMマ クロ合成手法を提案する。レイアウトスタイルとして、各トランジスタを単位トランジスタに分割するトランジスタ アレイ方式を採用する。SRAMのノイズマージンとレイアウト依存効果の関係を解析し、GPとして定式して、トラ ンジスタサイズと配置の同時に最適することを試みる。その結果、最適なトランジスタサイズと分割数を持つSRAM マクロレイアウト生成に成功した。%This work presents a 6T SRAM design in nanometer process via geometric programming (GP). We adopt the transistor array (TA) as a layout style, where each transistor is decomposed into a set of unit transistors. We describe the GP program analyzing the relationship between the static noise margin of SRAM and the layout-dependent effects, and tackle to simultaneously optimize transistor sizes and the placement. As a result, we successfully generated the SRAM macro layout pattern with optimal transistor size and the finger number of each transistor.