SRAMセル安定性の一括ポストフアブリケーション自己修復技術

摘要

The post fabrication technique for self-improvement of SRAM cell stability is validated by experiment using 1k DMA SRAM TEG array. It is shown that the stability of unbalance cells is automatically improved by merely applying stress voltage to V_(DD) terminal. The mechanism of the phenomena is also analyzed by measuring V_(TH) of all transistors before and after stress and it is newly found that |V_(TH)| of the weaker PFET connected to the LOW node in the cell is selectively lowered by the self-improve mechanism and this |V_(TH)| shift largely contributes to the self-improvement.%電源電圧線(V_(DD))へ高電圧ストレスを製造後に印加することにより，SRAMセルの安定性が自己修復することをlkビットのSRAM DMA TEGで実証した.個々のトランジスタのV_(TH)シフトを調べた結果，セルのLOW側ノードに接続されているPMOSの|V_(TH)|がストレス印加により低下していることを新たに発見し，このV_(TH)シフトがSRAM自己修復に大きく貢献していることを初めて明らかにした.