本報告では,位相雑音補償を用いるミリ波OFDM伝送実験系のリアルタイム処理化に向け,OFDM受信処理における位相雑音補償アルゴリズムの並列処理化を検討する.ミリ波60GHz帯シリコンRF-CMOSICでは位相雑音レベルが比較的高いため,64QAMでは伝送特性の劣化が生じる.この問題を解決するため,OFDM受信処理において位相雑音を補償する判定指向形位相雑音補償(DD-PNC)が提案されている.従来の検討ではDD-PNCに加えて,位相雑音によるチャネル推定精度の劣化を抑えるための判定指向形チャネル推定(DDCE),DD-PNCの効果を高めるためのパケツト·インターリーブ(P-IL)を用いた高度な受信処理により,10Gbps伝送がオフライン処理を用いたミリ波OFDM伝送実験により実証されている.本報告では,従来の伝送実験系においてオフライン処理をリアルタイム化するため,位相雑音補償を用いるOFDM受信処理の並列化を検討する.具体的には,インターリーブサイズをパケット全体ではなく,OFDMシンボル数の整数倍で行うことで,新たに検討された並列DD-PNC(P-DD-PNC)と並列DDCE(P-DDCE)により位相雑音補償の並列処理化を可能にする.また,DDCEについては,P-DD-PNCのバックグラウンドで動作する非同期DDCE(A-DDCE)についても検討する.これらの並列処理化されたアルゴリズムの有効性を,計算機シミュレーションにより評価し,性能とリアルタイム処理化の観点で最適な方法を明らかにする.%In order to realize real-time processing of a millimeter-wave OFDM experimental system employing phase noise compensation, this report investigates parallel processing of the phase noise compensation algorithm in OFDM reception processing. Millimeter-wave 60 GHz band silicon RF-CMOS IC causes the relatively large phase noise, which degrades transmission performance of 64QAM. In order to solve this problem, decision-directed phase noise compensation (DD-PNC) that compensates for the phase noise in the OFDM reception processing has been proposed. In addition to DD-PNC, advanced reception processing employs both decision-directed channel estimation (DDCE) that alleviates degradation of channel estimation accuracy caused by the phase noise and packet interleave (P-IL) that enhances the effect of DD-PNC, and it has been clarified that the advanced reception processing can achieve 10 Gbps transmission by the millimeter-wave OFDM experimental system with offline processing. In order to realize the offline processing of the conventional experimental system in real-time, this report investigates parallel processing of the OFDM reception processing with the phase noise compensation. Concretely, changing the interleave size from the whole packet to integral multiple of the OFDM symbol enables parallel processing of the phase noise compensation by newly developed parallel DD-PNC (P-DD-PNC) and parallel DDCE (P-DDCE). Moreover, with respect to DDCE, this report also investigates asynchronous DDCE (A-DDCE) that operates in the background of P-DD-PNC. Computer simulation evaluates the effectiveness of such parallel algorithms, and an optimum method is shown in terms of performance and real-time processing.
展开▼