画像処理用ラインバッファの高位合成系向けライブラリ化設計

摘要

Alibrary of line buffers for image processing is proposed to utilize high-level synthesis environments. Aline buffer is a key module for high efficient image processing based on streaming model. Not only the library saves the time to design the module, but the code written in the same behaviour-level language as the target process can be consistently integrated with the target and contributes to simple (less troublesome) compilation and very fast simulation. Our library consists of a generator of line buffers for given parameters such as the number of lines and a template of a sample filter process for the image-window coming from the line buffer. The line buffer works at the rate of 2cyc1e per pixel and achieves the circuit size of 282 LEs and the maximum clock of 157 MHz for the parameters of S bit per pixel, 640 pixels width, and 5lines. The performance is comparable to a design written in Verilog-HDL and the simulation time is reduced to 79 % compared to HDL simulation. Trial designs of Gaussian, Sobel, Dilation, SAD, etc. demonstrate the validity and usefulness of the library.%実時間画像処理は計算負荷が高く、しばしばハードウェアァクセラレータを用いてシステムを実装する。複雑な画像処理などのハードウエア設計や検証では、髙位合成系を用いることで生産性の向上が期待できる。ハードウヱァコンパイラなどは整備されてきているものの、計算モデルや設計方法論が確立して普及しているとはいえず、またライブラリなどの流通が不十分である。本稿では、面像処理のハードウェアァクセラレータにおいて重要な基本概念であるストリーム処理とラインバッファについて、高位合成系のためのライブラリ化設計を行う。設計対象の処理だけでなくラインバッファも同じ動作記述言語で設計することにより、シミュレーション時間が大幅に短縮でき、合成の作業効率が向上する。我々のライブラリは、ライン数などのパラメタに応じてラインバッファの記述を生成するプログラムと、ラインバッファの出力を受けてウィンドウに対する処理を行うテンプレート記述からなる。ラインバッファ回路は2cycle/dataのスループットで動作する。8bit/pixel，width1280pixel,51ine時で、回路規模はLE数282、最大動作周波数は157MHzである。Verilog-HDLで設計した同等のラインバッファに対して動作周波数では30%劣るものの実用上遜色なく、回路規模はむしろ10%ほど下回った。シミュレーション時間は21倍の高速化を達成した。Gaussian,Sobel,Dilation,SADなどの処理に適用し、その有効性を確認した。