...
机译:通过使用铁电电容器作为VCO时序元件来降低PLL抖动
ferroelectric capacitors; jitter; phase locked loops; voltage-controlled oscillators; PLL jitter reduction; VCO timing element; cycle-to-cycle jitter; ferroelectric capacitor; nonlinear dielectric constant; oscillator jitter; phase-locked loop; semiconductor proces;
机译:基于快速响应VCO和简化的整数N型PLL环路稳定化简单方法的大范围低抖动PLL
机译:利用铁电电容器的锁相环的抖动分析和预测
机译:使用电流重复使用的采样相位检测器在28-NM CMOS中的0.003mm2 440FSRMS-jitter和-64dBC-readio-Spur环-VCO-ICLL
机译:0.003mm 2 sup> 440fs
机译:用于基于延迟单元的VCO和频率合成器的低相位噪声,低时序抖动设计技术。
机译:缓冲层电容对铁电聚合物电容器电气特性的影响和场效应晶体管
机译:具有优化环VCO的宽带低抖动PLL