机译:FPGA SEU仿真器的加速器验证
Los Alamos Nat. Lab., NM, USA;
field programmable gate arrays; radiation hardening (electronics); proton effects; accelerator validation; FPGA SEU simulator; cyclotron proton accelerator; proton irradiation; configuration bitstream SEU simulator; logic designs; test design; upset rate; design output errors; 63.3 MeV;
机译:智能架构:转移到加速器,为什么FPGA准备支配
机译:利用FPGA的异构计算:一种将专用硬件加速器集成到通用计算平台中的灵活新方法
机译:PDES-A:在FPGA上实现的并行离散事件仿真的加速器
机译:用于加速器FPGA基于FPGA电子的SEU-IMMI的自动生成
机译:混合的部分可重新配置的叠加层,可在FPGA上即时组装定制加速器。
机译:用于计算内存硬件加速器的神经核心模拟器:验证和基准
机译:动态支持嵌入式FPGA的OpenCL兼容多线程硬件加速器设计