...
机译:Xilinx FPGA上的频率捷变,自适应串行链路
Università di Napoli “Federico II”, Napoli, Italy;
Bit-error rate (BER); field-programmable gate array (FPGA); serial links; transceivers;
机译:Xilinx FPGA的高速,固定延迟串行链接
机译:Xilinx FPGA的高速,固定延迟串行链接
机译:Xilinx FPGA的固定延迟,多千兆位串行链接
机译:Xilinx FPGA上的频率捷变,自适应串行链路
机译:用于超宽带和串行链接系统的频率信道化接收器。
机译:高效的FPGA实现双频率GNSS接收机具有稳健的频率互动
机译:在基于Xilinx FpGa的训练卡上使用Xilinx IsE,system Generator和simulink设计和实现调制器和n-Qam解调器