...
机译:在65 nm CMOS中具有嵌入式移相器的基于14.1 mW 50/100 GHz变压器的PLL的分析和设计
Department of Electronic and Computer Engineering, Hong Kong University of Science and Technology, Hong Kong,;
Logic gates; Phase locked loops; Phase noise; Phase transformers; Tuning; Voltage-controlled oscillators; CMOS; frequency divider; millimeter-wave (mm-Wave); phase shifter; phase-locked loop (PLL); phased array; voltage-controlled oscillator (VCO);
机译:利用基于电压的65nm CMOS电压组合功率的60GHz高输出功率堆叠FET功率放大器的设计
机译:用于65-NM CMOS的相控阵应用的MM波可缩放PLL耦合阵列
机译:24 GHz PLL,具有60 GHz滑动的低相位噪声 - 如果65nm CMOS中的收发器
机译:具有低带内相位噪声的65nm CMOS 28GHz混频器嵌入式移频PLL设计
机译:低相位噪声CMOS PLL频率合成器的分析与设计。
机译:用于无源RFID标签芯片的嵌入式CMOS温度传感器的设计
机译:紧凑型模拟全通相移24/28 GHz片上和套装相控阵天线的65-NM CMOS中的相移器