机译:多处理器SoC软件设计流程
Swiss Federal Institute of Technology, Zurich (ETH);
机译:基于Simulink〜r的异构多处理器Soc设计流程,用于硬件/软件的混合优化和仿真
机译:在多处理器实时系统中支持基于组件的软件开发的设计流程
机译:针对SoC-FPGA VLIW芯片多处理器的OpenCL软件编译框架
机译:使用SystemC的多处理器SoC设计的灵活且可执行的硬件/软件接口建模
机译:用于芯片多处理器中的热,功率和可靠性管理的硬件/软件协同设计架构。
机译:BioFlow:基于Web的工作流管理软件用于设计和执行基因组学管道
机译:针对SoC-FPGA VLIW芯片多处理器的OpenCL软件编译框架
机译:利用预测器实现多处理器soC中的高效热管理