...
机译:防辐射高性能CMOS VLSI电路设计
机译:适用于LHC实验的标准深亚微米CMOS技术中的耐辐射VLSI电路:实用设计方面
机译:低压VLSI设计的高速混合CMOS全加法器电路性能分析
机译:低压VLSI设计的高速混合CMOS全加法器电路性能分析
机译:SiGe Bicmos,GaAs和SOI CMOS微波电路设计的紧凑型辐射硬化
机译:部分耗尽的SOI CMOS中的辐射硬化模拟电路。
机译:用于辐射硬化电荷敏感放大器的集成电路设计最多2个MRAD
机译:适用于LHC实验的标准深亚微米CMOS技术中的耐辐射VLSI电路:实用设计方面
机译:CmOs LsI和VLsI存储电路的瞬态辐射硬化