...
机译:使用VHDL-2008定点和浮点封装在FPGA上实现控制器的字长选择方法
Departamento de Ingenieria Electrdnica y Comunicaciones, Universidad de Zaragoza, Maria de Luna 1, 50018 Zaragoza, Spain;
Departamento de Ingenieria Electrdnica y Comunicaciones, Universidad de Zaragoza, Maria de Luna 1, 50018 Zaragoza, Spain;
Departamento de Ingenieria Electrdnica y Comunicaciones, Universidad de Zaragoza, Maria de Luna 1, 50018 Zaragoza, Spain;
Departamento de Ingenieria Electrdnica y Comunicaciones, Universidad de Zaragoza, Maria de Luna 1, 50018 Zaragoza, Spain;
Departamento de Ingenieria Electrdnica y Comunicaciones, Universidad de Zaragoza, Maria de Luna 1, 50018 Zaragoza, Spain;
机译:使用VHDL-2008定点和浮点封装在FPGA上实现控制器的字长选择方法
机译:考虑到有限字长的浮点实现数字控制器的最佳实现
机译:FPGA定点和浮点分频器的快速Radix-10数字递归算法分析
机译:基于FPGA实现的数字PID控制器混合仿真的字长选择方法
机译:一种用于FPGA上定点和浮点矩阵乘法的新颖算法。
机译:基于模型的设计浮点累加器。研究案例:支持向量机内核功能的FPGA实现
机译:使用VHDL-2008定点和浮点封装在FPGA上实现控制器的字长选择方法
机译:用于有限字长实现的最佳控制器