Optimized RTL design and implementation of LZW algorithm for high bandwidth applications

摘要

W artykule zaprezentowano nieskomplikowany, wysokiej częstotliwości projekt obwodu RTL oraz bezstratny algorytm LZW z układem Xilinx Virtex II. Porównano zaproponowany układ z komercyjnymi układami kompresji i stwierdzono, że umożliwia on przepustowość 1.42 Gbit/s przy poborze mocy 333 mW.%This paper presents a high-speed low-complexity Register Transfer Logic (RTL) design and implementation of the lossless Lempel-Ziv-Welch (LZW) algorithm on Xilinx Virtex II device family for High Bandwidth Applications. Comparative analysis of the proposed design with the established commercial data compression and decompression accelerators show that the proposed design offers comparatively high throughput 1.42 Gbits/s, elevated throughput/slice value 151.8 Kbytes/s/slice and lower operational power requirements 333 mW. 【Keywords】 Lossless Compression;LemDel-Ziv-Welch;LUTs and ThroughDut/Slice.