Wykorzystanie Bramek Prądowych I Napięciowych Cmos Do Realizacji Funkcji Bloku S-box Algorytmu Whirlpool

摘要

In this paper, the comparison of three circuits designed with the current-mode gates and destined for realization of the Whirlpool algorithm S-box functions with the similar circuits based on the classical voltage-mode CMOS gates is presented. The modified by authors Quine-McCluskey minimization algorithm was used to realizing the current-mode projects. Moreover, the evolutionary algorithm proposed by authors for digital circuit optimization used for further reduction of the hardware complexity of the two designed current-mode and voltage-mode devices. The comparison of projects was made taking to account the number of gates, interconnections, transistors and delay time. Comparison results proves the ability of using current-mode circuits in cryptographic processors units resistant to Power Analysis Attacks (PAA).%W pracy przedstawiono porównanie trzech projektów układów zbudowanych z bramek prądowych i realizujących funkcje bloku S-box w algorytmie kryptograficznym Whirlpool z analogicznymi trzema projektami zbudowanymi z klasycznych, napięciowych bramek CMOS. Projekty układów opracowano wykorzystując zmodyfikowaną przez autorów metodę minimalizacji funkcji logicznych Quinea-McCIuskeya, a następnie dokonano optymalizacji dwóch najlepszych projektów (prądowego i napięciowego) wykorzystując opracowany przez autorów algorytm ewolucyjny. Porównanie zaprojektowanych układów prądowych z ich odpowiednikami napięciowymi wykonano pod kątem liczby wykorzystanych w układzie bramek, połączeń, tranzystorów oraz czasów opóźnienia. Celem pracy jest uzasadnienie stosowania bramek prądowych w jednostkach przetwarzających systemów kryptograficznych odpornych na ataki PAA (ang. Power Analysis Attacks).