机译:统计进位超前加法器的高效VLSI实现
Dept. of Electron. Eng. & Appl. Math., Calabria Univ.;
VLSI; adders; asynchronous circuits; integrated logic circuits; DCVSL gate; VLSI circuit; asynchronous system design; domino logic; mixed logic design; statistical carry lookahead adder;
机译:用于高速算术单元的VLSI实现的BiCMOS动态进位超前加法器电路
机译:使用面积有效进位超前加法器的算术逻辑实现
机译:使用多维动态编程对进位跳过加法器和块进位超前加法器进行延迟优化
机译:基于ASIC的同步部分的携带携带看法加
机译:使用推测性Han-Carlson并行前缀加法器实现的高速进位跳过加法器。
机译:速度和能量优化的准延迟不敏感块带有超前加法器
机译:使用面积高效携带看法加法器实现算术逻辑
机译:定期,区域有效的Carry-Lookahead加法器