...
机译:适用于移动多媒体处理器的紧凑型宽带双端口DRAM架构
College of Electronics and Information, Kyung Hee University, 1, Seocheon-dong, Giheung-gu, Yongin-si, Gyeonggi-do 446-701, Republic of Korea;
DRAM chips; memory architecture; compact wide bandwidth dual-port DRAM architecture; dual-port interface; global bitline scheme; mobile multimedia processors; one-transistor one-capacitor cell; sensing units;
机译:具有双端口交错DRAM架构(D / sup 2 / RAM)的8ns随机周期嵌入式RAM宏
机译:用于ULSI DRAM的高密度双端口存储单元操作和阵列架构
机译:适用于嵌入式多媒体处理器的区域有效的超标量数据路径架构
机译:具有双端口交错DRAM架构(D / sup 2 / RAM)的8 ns随机周期嵌入式RAM宏
机译:用于宽发行处理器的高带宽内存管道。
机译:地址生成单元的模块化架构适合在FPGA上实时处理MR数据
机译:半德拉姆:高带宽和低功耗的DRAM架构,从重新思考的细粒度激活
机译:非常宽的带宽法拉第杯适用于测量离子束上的千兆赫结构,速度低至(β)(lt)0.01。