首页> 外文期刊>Electrical Design News >Balancing in three dimensions
【24h】

Balancing in three dimensions

机译:三维平衡

获取原文
获取原文并翻译 | 示例
       

摘要

Choose your vendors carefully; your application may have different priorities from those of a graphics subsystem that targets a different use. The graphics manufacturers' slow but sure incorporation of functions that originally ran in software on the CPU may end within the geometry pipeline. Silicon innovations are meaningless if content developers and application-programming interfaces don't support them. When deciding on a CPU-to-graphics subsystem interconnection, make sure you calculate worst-case bandwidth requirements to avoid periodic reductions in frame rate. Exotic memory technologies most easily find homes in performance-starved graphics frame and texture buffers. Parallel processing, both within a chip and among multiple chips, helps overcome bottlenecks at the front and back ends of the graphics pipeline.
机译:仔细选择您的供应商;您的应用程序可能具有与针对不同用途的图形子系统不同的优先级。图形制造商缓慢但确定地合并了最初在CPU上的软件中运行的功能,可能会在几何图形管道中终止。如果内容开发人员和应用程序编程接口不支持,则硅创新将毫无意义。在决定CPU与图形子系统的互连时,请确保计算最坏情况的带宽要求,以避免帧速率的周期性降低。外来存储技术最容易在性能匮乏的图形帧和纹理缓冲区中找到家。一个芯片内以及多个芯片之间的并行处理有助于克服图形流水线前端和后端的瓶颈。

著录项

  • 来源
    《Electrical Design News》 |2000年第9期|p.54-56586062646668707274|共12页
  • 作者

    Brian Dipert;

  • 作者单位
  • 收录信息 美国《科学引文索引》(SCI);
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类 一般性问题;
  • 关键词

  • 入库时间 2022-08-18 00:38:33

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号